[en] Vertical Si p-MOSFETs with channel lengths of 100nm were fabricated using selective low pressure chemical vapour deposition (LPCVD) epitaxial growth and conventional i-line lithography. The layout, called VOXFET, reduces gate to source/drain overlap capacitances, thus improving high speed applications. Transistors with a gate width of 12 um and gate oxide thickness of 10nm show transconductances gM of 200mS/mm and measured cutoff frequencies of fT = 8.7GHz and fMAX = 19.2 GHz.
Disciplines :
Electrical & electronics engineering
Identifiers :
UNILU:UL-ARTICLE-2009-291
Author, co-author :
Moers, J.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
Klaes, D.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
Tönnesmann, A.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
Vescan, L.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
Wickenhäuser, S.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
MARSO, Michel ; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
Kordoš, P.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
Lüth, H.; Institut für Schicht- und Ionentechnik, Forschungszentrum Jülich GmbH, 52425 Jülich, Germany
